[0033] 截位判斷電路，設(shè)置為對來自所述加法電路的運(yùn)算結(jié)果進(jìn)行截?cái)辔粩?shù)判斷； [0034] 截位計(jì)算電路，設(shè)置為根據(jù)截?cái)辔粩?shù)判斷的判斷結(jié)果對所述加法電路的運(yùn)算結(jié)果進(jìn)行截位操作； [0035] 補(bǔ)償計(jì)算電路，設(shè)置為根據(jù)截?cái)辔粩?shù)判斷的判斷結(jié)果計(jì)算補(bǔ)償數(shù)據(jù)； [0036] 截位補(bǔ)償電路，設(shè)置為按照補(bǔ)償數(shù)據(jù)對截位操作后的數(shù)據(jù)進(jìn)行補(bǔ)償，并輸出IIR計(jì)算結(jié)果。 [0037] 在一種示例性實(shí)例中，所述截位判斷電路包括：第一數(shù)據(jù)判斷電路和第一數(shù)據(jù)拆分電路，其中： [0038] 第一數(shù)據(jù)判斷電路，設(shè)置為根據(jù)用戶預(yù)先選擇的宏定義參數(shù)，計(jì)算出乘法器的參數(shù)； [0039] 第一數(shù)據(jù)拆分電路，設(shè)置為根據(jù)計(jì)算出的參數(shù)計(jì)算截?cái)嘟Y(jié)果以進(jìn)行所述截?cái)辔粩?shù)判斷。 [0040] 在一種示例性實(shí)例中，所述截位計(jì)算電路包括第二數(shù)據(jù)判斷電路和第二數(shù)據(jù)拆分電路，其中： [0041] 第二數(shù)據(jù)判斷電路，設(shè)置為根據(jù)所述判斷結(jié)果中的符號位保留有效符號位； [0042] 第二數(shù)據(jù)拆分電路，設(shè)置為根據(jù)所述判斷結(jié)果中的截?cái)辔坏鸵晃淮_定是否對截?cái)辔坏臀徊糠稚釛墶? [0043] 在一種示例性實(shí)例中，所述補(bǔ)償計(jì)算電路包括第三數(shù)據(jù)判斷電路和第一加法器，其中： [0044] 第三數(shù)據(jù)判斷電路，設(shè)置為根據(jù)所述判斷結(jié)果中的截?cái)辔坏鸵晃坏娜≈祵財(cái)嗌釛壊糠诌M(jìn)行計(jì)算； [0045] 第一加法器，設(shè)置為當(dāng)所述判斷結(jié)果中的截?cái)辔坏鸵晃粸?時(shí)，確定對保留部分進(jìn)行+1進(jìn)位處理； [0046] 截位補(bǔ)償電路包括第二加法器，設(shè)置為： [0047] 將所述截位操作后得到的高位部分與補(bǔ)償計(jì)算得到的低位部分相加得到所述IIR計(jì)算結(jié)果。 [0048] 本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。 附圖說明 [0049] 附圖用來提供對本申請技術(shù)方案的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本申請的實(shí)施例一起用于解釋本申請的技術(shù)方案，并不構(gòu)成對本申請技術(shù)方案的限制。 [0050] 圖1為本申請實(shí)施例中IIR濾波器組成結(jié)構(gòu)示意圖； [0051] 圖2為本申請控制電路的一種實(shí)施例的組成示意圖； [0052] 圖3為本申請分時(shí)復(fù)用處理電路實(shí)施例的組成示意圖； [0053] 圖4為本申請截位電路的一種實(shí)施例的組成示意圖； [0054] 圖5為本申請實(shí)施例中IIR濾波器實(shí)現(xiàn)IIR濾波的方法的流程示意圖； [0055] 圖6為本申請分時(shí)復(fù)用處理電路的一種實(shí)施例的電路組成示意圖； [0056] 圖7為本申請IIR計(jì)算電路的一種實(shí)施例的電路組成示意圖； [0057] 圖8為本申請截位電路的一種實(shí)施例的電路組成示意圖。 具體實(shí)施方式 [0058] 為使本申請的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對本申請的實(shí)施例進(jìn)行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。 [0059] 在本申請一個(gè)典型的配置中，計(jì)算設(shè)備包括一個(gè)或多個(gè)處理器(CPU)、輸入/輸出接口、網(wǎng)絡(luò)接口和內(nèi)存。 [0060] 內(nèi)存可能包括計(jì)算機(jī)可讀介質(zhì)中的非永久性存儲器，隨機(jī)存取存儲器(RAM)和/或非易失性內(nèi)存等形式，如只讀存儲器(ROM)或閃存(flash?RAM)。內(nèi)存是計(jì)算機(jī)可讀介質(zhì)的示例。 [0061] 計(jì)算機(jī)可讀介質(zhì)包括永久性和非永久性、可移動(dòng)和非可移動(dòng)媒體可以由任何方法或技術(shù)來實(shí)現(xiàn)信息存儲。信息可以是計(jì)算機(jī)可讀指令、數(shù)據(jù)結(jié)構(gòu)、程序的模塊或其他數(shù)據(jù)。 計(jì)算機(jī)的存儲介質(zhì)的例子包括，但不限于相變內(nèi)存(PRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)、其他類型的隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、電可擦除可編程只讀存儲器(EEPROM)、快閃記憶體或其他內(nèi)存技術(shù)、只讀光盤只讀存儲器(CD?ROM)、數(shù)字多功能光盤(DVD)或其他光學(xué)存儲、磁盒式磁帶，磁帶磁盤存儲或其他磁性存儲設(shè)備或任何其他非傳輸介質(zhì)，可用于存儲可以被計(jì)算設(shè)備訪問的信息。按照本文中的界定，計(jì)算機(jī)可讀介質(zhì)不包括非暫存電腦可讀媒體(transitory?media)，如調(diào)制的數(shù)據(jù)信號和載波。 [0062] 在附圖的流程圖示出的步驟可以在諸如一組計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)系統(tǒng)中執(zhí)行。并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。 [0063] 圖1為本申請實(shí)施例中IIR濾波器組成結(jié)構(gòu)示意圖，如圖1所示，至少包括：控制電路、分時(shí)復(fù)用處理電路、系數(shù)重載電路，以及IIR計(jì)算電路；其中， [0064] 控制電路，設(shè)置為對IIR濾波器中的組成電路進(jìn)行控制。比如：各組成電路的啟動(dòng)或關(guān)閉等、系數(shù)的重載、分時(shí)復(fù)用的同步信號、處理收到的數(shù)據(jù)流、準(zhǔn)備發(fā)出的數(shù)據(jù)流等。

數(shù)據(jù)寄存器，設(shè)置為在來自所述控制電路的同步信號的控制下，按照第二地址，通過同步采樣技術(shù)將所述多通道并行輸入的數(shù)據(jù)分時(shí)輸入到所述IIR計(jì)算電路。 6.根據(jù)權(quán)利要求1、2或3所述的IIR濾波器，其中，所述IIR計(jì)算電路包括：第一乘法電路、第二乘法電路、加法電路，以及截位電路；其中， 第一乘法電路，設(shè)置為對所述重新載入的系數(shù)和來自截位電路的反饋結(jié)果進(jìn)行乘法運(yùn)算后輸出給加法電路； 第二乘法電路，設(shè)置為對所述重新載入的系數(shù)和所述多通道分時(shí)輸入的數(shù)據(jù)進(jìn)行乘法運(yùn)算后輸出給加法電路； 加法電路，設(shè)置為對來自第一乘法電路和第二乘法電路的運(yùn)算結(jié)果進(jìn)行加法運(yùn)算后輸出給截位電路； 截位電路，設(shè)置為對來自加法電路的運(yùn)算結(jié)果進(jìn)行截位處理，通過四舍五入對截位處理的結(jié)果進(jìn)行補(bǔ)償后輸出計(jì)算結(jié)果。 7.根據(jù)權(quán)利要求6所述的IIR濾波器，其中，所述截位電路包括：截位判斷電路、截位計(jì)算電路、補(bǔ)償計(jì)算電路、截位補(bǔ)償電路；其中， 截位判斷電路，設(shè)置為對來自所述加法電路的運(yùn)算結(jié)果進(jìn)行截?cái)辔粩?shù)判斷； 截位計(jì)算電路，設(shè)置為根據(jù)截?cái)辔粩?shù)判斷的判斷結(jié)果對所述加法電路的運(yùn)算結(jié)果進(jìn)行截位操作； 補(bǔ)償計(jì)算電路，設(shè)置為根據(jù)截?cái)辔粩?shù)判斷的判斷結(jié)果計(jì)算補(bǔ)償數(shù)據(jù)； 截位補(bǔ)償電路，設(shè)置為按照補(bǔ)償數(shù)據(jù)對截位操作后的數(shù)據(jù)進(jìn)行補(bǔ)償，并輸出IIR計(jì)算結(jié)果。 8.根據(jù)權(quán)利要求7所述的IIR濾波器，其中，所述截位判斷電路包括：第一數(shù)據(jù)判斷電路和第一數(shù)據(jù)拆分電路，其中： 第一數(shù)據(jù)判斷電路，設(shè)置為根據(jù)用戶預(yù)先選擇的宏定義參數(shù)，計(jì)算出乘法器的參數(shù)； 第一數(shù)據(jù)拆分電路，設(shè)置為根據(jù)計(jì)算出的參數(shù)計(jì)算截?cái)嘟Y(jié)果以進(jìn)行所述截?cái)辔粩?shù)判斷。 9.根據(jù)權(quán)利要求7所述的IIR濾波器，其中，所述截位計(jì)算電路包括第二數(shù)據(jù)判斷電路和第二數(shù)據(jù)拆分電路，其中： 第二數(shù)據(jù)判斷電路，設(shè)置為根據(jù)所述判斷結(jié)果中的符號位保留有效符號位； 第二數(shù)據(jù)拆分電路，設(shè)置為根據(jù)所述判斷結(jié)果中的截?cái)辔坏鸵晃淮_定是否對截?cái)辔坏臀徊糠稚釛墶? 10.根據(jù)權(quán)利要求7所述的IIR濾波器，其中，所述補(bǔ)償計(jì)算電路包括第三數(shù)據(jù)判斷電路和第一加法器，其中： 第三數(shù)據(jù)判斷電路，設(shè)置為根據(jù)所述判斷結(jié)果中的截?cái)辔坏鸵晃坏娜≈祵財(cái)嗌釛壊糠诌M(jìn)行計(jì)算； 第一加法器，設(shè)置為當(dāng)所述判斷結(jié)果中的截?cái)辔坏鸵晃粸?時(shí)，確定對保留部分進(jìn)行+1進(jìn)位處理； 截位補(bǔ)償電路包括第二加法器，設(shè)置為： 將所述截位操作后得到的高位部分與補(bǔ)償計(jì)算得到的低位部分相加得到所述IIR計(jì)算結(jié)果。