[0065] 系數(shù)重載電路，設(shè)置為在控制電路的控制下，存儲重新載入的系數(shù)并輸出給IIR計(jì)算電路。 [0066] 分時(shí)復(fù)用處理電路，設(shè)置為在來自控制電路的同步信號的控制下，通過同步采樣技術(shù)將多通道并行輸入的數(shù)據(jù)分時(shí)輸入到IIR計(jì)算電路。 [0067] IIR計(jì)算電路，設(shè)置為在控制電路的控制下，按照重新載入的系數(shù)，對輸入的數(shù)據(jù)進(jìn)行IIR計(jì)算和截位處理后輸出計(jì)算結(jié)果。 [0068] 本申請實(shí)施例提供的IIR濾波器，利用同步采樣技術(shù)將多通道并行輸入的數(shù)據(jù)分時(shí)進(jìn)行IIR計(jì)算，提升了IIR計(jì)算速度，從而減少了資源消耗，進(jìn)而大大擴(kuò)展了IIR濾波器的應(yīng)用范圍。 [0069] 在一種示例性實(shí)例中，控制電路還設(shè)置為： [0070] 利用總線橋?qū)⒉煌目偩€接口統(tǒng)一為寄存器接口，將信號輸入控制寄存器進(jìn)行控制寄存器的讀寫操作。也就是說，經(jīng)過控制電路的處理，可以采用來自外部的總線信號讀寫控制寄存器，產(chǎn)生相應(yīng)的內(nèi)部選擇控制信號(Ctrl_sel信號)，這樣，提高了IIR濾波器的配置的靈活性。 [0071] 在一種示例性實(shí)例中，系數(shù)重載電路可以通過宏定義參數(shù)配置的方式重新載入系數(shù)，也可以通過總線端口寫入以重新載入系數(shù)。 [0072] 在一種示例性實(shí)例中，IIR計(jì)算電路還設(shè)置為： [0073] 通過四舍五入對截位處理的結(jié)果進(jìn)行補(bǔ)償后輸出計(jì)算結(jié)果。 [0074] 在一種示例性實(shí)例中，由于截位處理會產(chǎn)生誤差，而且誤差會隨反饋次數(shù)增加而逐漸放大，因此，本申請實(shí)施例中對截位處理后的結(jié)果進(jìn)行了優(yōu)化處理，即采用補(bǔ)償處理對損失的精度進(jìn)行判斷，并通過四舍五入進(jìn)行補(bǔ)償，提高了計(jì)算的準(zhǔn)確性。 [0075] 圖2為本申請控制電路的一種實(shí)施例的組成示意圖，在一種示例性實(shí)例中，控制電路可以由宏定義參數(shù)配置選擇多種總線接口的一種，如圖2所示，工作原理包括：利用總線橋?qū)⒉煌目偩€接口統(tǒng)一為寄存器接口，將信號輸入控制寄存器進(jìn)行控制寄存器的讀寫操作。通過圖2所示的控制電路的處理，實(shí)現(xiàn)了采用來自外部的總線信號讀寫控制寄存器，產(chǎn)生相應(yīng)的內(nèi)部選擇控制信號(Ctrl_sel信號)，這樣，提高了IIR濾波器的配置的靈活性。 [0076] 為了控制IIR濾波器電路靈活工作，本申請實(shí)施例中可以支持常用的總線接口及一些控制信號，比如，通過宏定義可以選擇支持的總線接口可以包括如：高級可拓展接口(AXI，Advanced?eXtensible?Interface)總線接口、高級高性能總線(AHB，Advanced?High?performance?Bus)接口、外圍總線橋(APB，Advanced?Peripheral?Bus)接口、Wishbone總線接口，寄存器(REG)接口等；以及一些控制信號，比如：通道控制信號，通過控制寄存器的讀寫使得相應(yīng)通道打開或關(guān)閉；系數(shù)重載信號，通過控制寄存器的讀寫可以重新載入系數(shù)；延時(shí)控制信號，通過控制寄存器的讀寫實(shí)現(xiàn)對數(shù)據(jù)的輸出延時(shí)的控制。如圖2所示，以REG接口為例，輸入寫wr信號連接到總線端口并由其驅(qū)動；外部數(shù)據(jù)提供給REG總線接口：輸入寫地址waddr信號連接到總線waddr端并由其驅(qū)動；輸入寫數(shù)據(jù)wdata連接到總線wdata端并由其驅(qū)動；IP內(nèi)總線轉(zhuǎn)換即從外部總線轉(zhuǎn)換為內(nèi)部REG接口：輸入寫地址waddr連接到控制寄存器的地址輸入端ADDR；輸入寫數(shù)據(jù)wdata連接到控制寄存器的數(shù)據(jù)輸入端DATA。通過ADDR和DATA信號端的讀寫輸出各ctrl_sel信號。 [0077] 圖3為本申請分時(shí)復(fù)用處理電路實(shí)施例的組成示意圖，在一種示例性實(shí)例中，如圖 3所示，分時(shí)復(fù)用處理電路可以包括：通道信號檢測器、數(shù)據(jù)移位寄存器、輸出電路；其中，[0078] 通道信號檢測器，設(shè)置為通過如一條一比特移位寄存器，由來自控制電路的高速時(shí)鐘驅(qū)動采樣通道信號，每移動指定位數(shù)時(shí)產(chǎn)生一個(gè)有效信號，以獲取當(dāng)前通道數(shù)。 [0079] 數(shù)據(jù)移位寄存器，設(shè)置為使用如一條多比特移位寄存器，由來自控制電路的高速時(shí)鐘驅(qū)動采樣輸入數(shù)據(jù)信號即多通道并行輸入的數(shù)據(jù)；按照來自通道信號檢測器的通道信號存儲該通道的數(shù)據(jù)； [0080] 輸出電路，設(shè)置為在來自控制電路的同步信號的控制下，通過同步采樣技術(shù)將多通道并行輸入的數(shù)據(jù)分時(shí)輸入到IIR計(jì)算電路，保證多通道分時(shí)輸入的數(shù)據(jù)的均勻和穩(wěn)定。 [0081] 在一種示例性實(shí)例中，輸出電路具體設(shè)置為： [0082] 在來自控制電路的同步信號到來時(shí)對多通道并行輸入的數(shù)據(jù)進(jìn)行采樣，并分時(shí)作為輸入數(shù)據(jù)輸出給IIR計(jì)算電路參與運(yùn)算，保證多通道分時(shí)輸入的數(shù)據(jù)的均勻和穩(wěn)定。