[0083] 在一種示例性實(shí)例中，通道信號(hào)檢測(cè)器可以采用計(jì)數(shù)器實(shí)現(xiàn)，如圖6所示，在一種實(shí)施例中，ibstart信號(hào)用于標(biāo)記通道0，inpvalid信號(hào)用于標(biāo)記是否是有效輸入數(shù)據(jù)。在一種實(shí)施例中，假設(shè)ibstart信號(hào)為高電平時(shí)表示通道數(shù)從0開(kāi)始計(jì)數(shù)，當(dāng)inpvalid信號(hào)為高電平累計(jì)到預(yù)先設(shè)置的通道數(shù)時(shí)，計(jì)數(shù)器暫停計(jì)數(shù)，直到下一個(gè)ibstart信號(hào)的高電平到來(lái)時(shí)清零并重新計(jì)算當(dāng)前通道數(shù)。 [0084] 在一種示例性實(shí)例中，數(shù)據(jù)移位寄存器可以包括：第一地址產(chǎn)生判斷電路、第一地址產(chǎn)生器，以及移位寄存器；其中，第一地址產(chǎn)生判斷電路，設(shè)置為接收到來(lái)自通道信號(hào)檢測(cè)器的通道信號(hào)，確定需要產(chǎn)生地址；地址產(chǎn)生器，設(shè)置為產(chǎn)生第一地址(如圖6中的地址A)；移位寄存器，設(shè)置為由來(lái)自控制電路的高速時(shí)鐘驅(qū)動(dòng)，按照產(chǎn)生的地址采樣輸入數(shù)據(jù)信號(hào)即多通道并行輸入的數(shù)據(jù)，獲得當(dāng)前通道信號(hào)的數(shù)據(jù)并存儲(chǔ)。 [0085] 在一種示例性實(shí)例中，輸出電路可以包括：第二地址產(chǎn)生判斷電路、第二地址產(chǎn)生器，以及數(shù)據(jù)寄存器；其中，第二地址產(chǎn)生判斷電路，設(shè)置為接收到來(lái)自通道信號(hào)檢測(cè)器的通道信號(hào)數(shù)據(jù)，確定需要產(chǎn)生地址；第二地址產(chǎn)生器，設(shè)置為產(chǎn)生第二地址(如圖6中的地址B)；數(shù)據(jù)寄存器，設(shè)置為在來(lái)自控制電路的同步信號(hào)的控制下，通過(guò)同步采樣技術(shù)將多通道并行輸入的數(shù)據(jù)分時(shí)輸入到IIR計(jì)算電路。 [0086] 本申請(qǐng)實(shí)施例中，通過(guò)地址產(chǎn)生器使數(shù)據(jù)地址運(yùn)算與數(shù)據(jù)運(yùn)算實(shí)現(xiàn)了并行。 [0087] 通過(guò)本申請(qǐng)實(shí)施例中提供的輸出電路，IIR計(jì)算電路完成運(yùn)算后，控制電路會(huì)再次向分時(shí)復(fù)用處理電路發(fā)送同步信號(hào)以表示計(jì)算已完成，可以輸入下一個(gè)數(shù)據(jù)。這樣，通過(guò)同步信號(hào)的穩(wěn)定交替，保證了多通道并行輸入的數(shù)據(jù)在恰當(dāng)?shù)臅r(shí)刻分時(shí)、穩(wěn)定地輸入到IIR計(jì)算電路，實(shí)現(xiàn)了多通道分時(shí)復(fù)用。 [0088] 即使在高速模式下，由于IIR算法的負(fù)反饋特性，也很難在一個(gè)時(shí)鐘周期內(nèi)完成一次濾波，因此，為了保證IIR計(jì)算結(jié)果的準(zhǔn)確性，本申請(qǐng)實(shí)施例中，通過(guò)同步采樣技術(shù)保證了輸入數(shù)據(jù)在一定時(shí)鐘周期內(nèi)保持穩(wěn)定，保證了輸入數(shù)據(jù)的均勻、穩(wěn)定。 [0089] 在一種示例性實(shí)例中，如圖1所示，IIR計(jì)算電路可以包括：第一乘法電路、第二乘法電路、加法電路，以及截位電路；其中， [0090] 第一乘法電路，設(shè)置為對(duì)重載的系數(shù)和來(lái)自截位電路的反饋結(jié)果進(jìn)行乘法運(yùn)算后輸出給加法電路； [0091] 第二乘法電路，設(shè)置為對(duì)重載的系數(shù)和多通道分時(shí)輸入的數(shù)據(jù)進(jìn)行乘法運(yùn)算后輸出給加法電路； [0092] 加法電路，設(shè)置為對(duì)來(lái)自第一乘法電路和第二乘法電路的運(yùn)算結(jié)果進(jìn)行加法運(yùn)算后輸出給截位電路； [0093] 截位電路，設(shè)置為對(duì)來(lái)自加法電路的運(yùn)算結(jié)果進(jìn)行截位處理，通過(guò)四舍五入對(duì)截位處理的結(jié)果進(jìn)行補(bǔ)償后輸出計(jì)算結(jié)果。 [0094] 在一種示例性實(shí)例中，如圖4所示，截位電路可以包括：截位判斷電路、截位計(jì)算電路、補(bǔ)償計(jì)算電路、截位補(bǔ)償電路；其中， [0095] 截位判斷電路，設(shè)置為對(duì)來(lái)自加法電路的運(yùn)算結(jié)果進(jìn)行截?cái)辔粩?shù)判斷； [0096] 截位計(jì)算電路，設(shè)置為根據(jù)截?cái)辔粩?shù)判斷的判斷結(jié)果對(duì)來(lái)自加法電路的運(yùn)算結(jié)果進(jìn)行截位操作； [0097] 補(bǔ)償計(jì)算電路，設(shè)置為根據(jù)截?cái)辔粩?shù)判斷的判斷結(jié)果計(jì)算補(bǔ)償數(shù)據(jù)； [0098] 截位補(bǔ)償電路，設(shè)置為按照補(bǔ)償數(shù)據(jù)對(duì)截位操作后的數(shù)據(jù)進(jìn)行補(bǔ)償，并輸出最終IIR計(jì)算結(jié)果。 [0099] 本申請(qǐng)實(shí)施例通過(guò)截位后的四舍五入補(bǔ)償，提高了計(jì)算的準(zhǔn)確度。從算法上優(yōu)化了IIR計(jì)算結(jié)果。 [0100] 圖7為本申請(qǐng)IIR計(jì)算電路的一種實(shí)施例的電路組成示意圖，如圖7所示，與圖1中的IIR計(jì)算電路相比，在圖7所示的實(shí)施例中，第一乘法電路包括第一延時(shí)電路、第二延時(shí)電路和第一乘法器，構(gòu)成反饋計(jì)算支路，產(chǎn)生反饋計(jì)算結(jié)果。第二乘法電路包括第三延時(shí)電路、第四延時(shí)電路和第二乘法器，構(gòu)成前饋計(jì)算支路，產(chǎn)生前饋計(jì)算結(jié)果。 [0101] 在一種示例性實(shí)例中，如圖8所示的一種截位電路的實(shí)施例示意圖，其中，[0102] 截位判斷電路包括：第一數(shù)據(jù)判斷電路和第一數(shù)據(jù)拆分電路，其中： [0103] 第一數(shù)據(jù)判斷電路，設(shè)置為根據(jù)用戶(hù)預(yù)先選擇的宏定義參數(shù)，比如：輸入數(shù)據(jù)位寬、系數(shù)位寬、輸出數(shù)據(jù)位寬、放大倍數(shù)等，計(jì)算出乘法器的參數(shù)，比如：輸出位寬、輸出數(shù)據(jù)高位保留位、輸出數(shù)據(jù)截?cái)辔坏刃畔ⅲ? [0104] 第一數(shù)據(jù)拆分電路，設(shè)置為根據(jù)計(jì)算出的參數(shù)計(jì)算截?cái)嘟Y(jié)果以進(jìn)行所述截?cái)辔粩?shù)判斷，其中，截?cái)嘟Y(jié)果可以包括如需要保留的位數(shù)、反饋數(shù)據(jù)需要保留的位數(shù)。 [0105] 在一種示例性實(shí)例中，截?cái)辔粩?shù)判斷即為判斷三個(gè)特殊比特位的0或1，其中，三個(gè)特殊比特位分別為符號(hào)位、截?cái)辔弧⒔財(cái)辔坏鸵晃弧? [0106] 截位計(jì)算電路包括第二數(shù)據(jù)判斷電路和第二數(shù)據(jù)拆分電路，其中： [0107] 第二數(shù)據(jù)判斷電路，設(shè)置為根據(jù)判斷結(jié)果中的符號(hào)位保留有效符號(hào)位；