[0100] 例如在資產(chǎn)證券化這個場景中，可能包含一批符合要求的借款，將這些借款打包進行處理，在處理過程中，如果一個一個的借款處理，則太慢，這時，就可以將這些借款分10批進行同時處理，這樣就可以使用多線程場景，在第一線程執(zhí)行時業(yè)務日期為2023.01.01，則將2023.01.01作為初始業(yè)務日期，在第一線程執(zhí)行結束后，業(yè)務日期跑到了2023.01.05，則初始業(yè)務日期也為2023.01.05，其他的線程在執(zhí)行時，獲取初始業(yè)務日期進行造數(shù)任務，初始業(yè)務日期會根據(jù)這些線程中完成后最后的日期進行更新。 [0101] 在一些可實施方式中，如果子場景為銀行的日終任務場景，則如果獲取到子場景為日終任務，則啟動連續(xù)切日處理流程，其中連續(xù)切日處理流程，在配置業(yè)務日期參數(shù)時，會配置業(yè)務日期的初始日期和結束日期，在執(zhí)行造數(shù)場景時，剛開始執(zhí)行該日終任務時，本地緩存的業(yè)務日期為初始日期，每執(zhí)行完一日的任務，需要將本地緩存中的業(yè)務日期更改為的下一日時，自動在上一個業(yè)務日期的基礎上加一日，直到結束日期為止。如在日終任務時，例如需要從2023?01?01連續(xù)日終跑批至2023?02?01，在每日處理完利息計提、五級分類評估下發(fā)等一些列任務后，將系統(tǒng)業(yè)務日期從T日切換到T+1日，造數(shù)系統(tǒng)支持連續(xù)切日的配置，具體執(zhí)行中，會在01?01的日終完成后，將本地緩存的業(yè)務日期設置為01?02，如此循環(huán)，直到日期變更到02?01。 [0102] 本申請通過在執(zhí)行每一個子場景前，調取對應所述業(yè)務流程明細表中業(yè)務日期，并將其保存至本地緩存，在執(zhí)行所述子場景的造數(shù)任務時，若需要調用子場景中的會計日期時，則獲取所述本地緩存中的所述業(yè)務日期作為所述子場景的會計日期，這樣在測試環(huán)境實現(xiàn)了將存儲的會計日期與業(yè)務場景的強依賴性解耦，讓測試人員能夠同時對不同的業(yè)務場景同步進行測試，而不需要像之前一樣隨時要關注數(shù)據(jù)庫會計日期值。另外本申請通過自動模擬需要的調用參數(shù)，減少了測試人員的工作量，替測試人員實現(xiàn)自動化測試打下了基礎，另外本申請通過流程實例，在造數(shù)出現(xiàn)問題后，能很快的找出問題。極大的提高了測試效率，間接縮短了項目的研發(fā)周期，進一步達成了快速上線、快速響應的目標。進一步地，本申請將造數(shù)系統(tǒng)（造數(shù)模塊）作為外掛的系統(tǒng)，在造數(shù)時，調用對應場景的業(yè)務接口，使得測試環(huán)境和生產(chǎn)環(huán)境做到了完全的隔離，杜絕了因代碼改動引起生產(chǎn)漏洞的可能性，保證了銀行業(yè)務系統(tǒng)的穩(wěn)定運行。 [0103] 圖6示出了本申請實施例的業(yè)務系統(tǒng)造數(shù)裝置的一種結構示意圖。示范性地，該業(yè)務系統(tǒng)造數(shù)裝置包括： [0104] 獲取模塊110，用于根據(jù)流程ID獲取流程場景表對應的業(yè)務流程明細表，其中，一個流程場景表對應至少一個業(yè)務流程明細表，一個所述業(yè)務流程明細表對應一個子場景。 [0105] 執(zhí)行模塊120，用于按照所述業(yè)務流程明細表的順序依次獲取所述子場景對應的造數(shù)任務，并執(zhí)行所述造數(shù)任務，獲得各個子場景下的造數(shù)結果。 [0106] 其中，在執(zhí)行每一個子場景的造數(shù)任務前，調取對應所述業(yè)務流程明細表中業(yè)務日期，并將其保存至本地緩存；在執(zhí)行所述子場景的造數(shù)任務時，若調用子場景中的會計日期，則獲取所述本地緩存中的所述業(yè)務日期作為所述子場景的會計日期。 [0107] 可以理解，本實施例的裝置對應于上述實施例的業(yè)務系統(tǒng)造數(shù)方法，上述實施例中的可選項同樣適用于本實施例，故在此不再重復描述。 [0108] 本申請還提供了一種終端設備，示范性地，該終端設備包括處理器和存儲器，其中，存儲器存儲有計算機程序，處理器通過運行所述計算機程序，從而使終端設備執(zhí)行上述的業(yè)務系統(tǒng)造數(shù)方法或者上述業(yè)務系統(tǒng)造數(shù)裝置中的各個模塊的功能。 [0109] 其中，處理器可以是一種具有信號的處理能力的集成電路芯片。處理器可以是通用處理器，包括中央處理器（Central?Processing?Unit，CPU）、圖形處理器（Graphics?Processing?Unit，GPU）及網(wǎng)絡處理器（Network?Processor，NP）、數(shù)字信號處理器（DSP）、專用集成電路（ASIC）、現(xiàn)場可編程門陣列（FPGA）或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件中的至少一種。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等，可以實現(xiàn)或者執(zhí)行本申請實施例中的公開的各方法、步驟及邏輯框圖。