[0058] 圖5是本申請(qǐng)實(shí)施例提供的一種計(jì)算設(shè)備的結(jié)構(gòu)示意圖，該計(jì)算設(shè)備500包括：一個(gè)或者多個(gè)處理器510、通信接口520以及存儲(chǔ)器530。所述處理器510、通信接口520以及存儲(chǔ)器530通過總線540相互連接?？蛇x地，該計(jì)算設(shè)備500還可以包括輸入/輸出接口550，輸入/輸出接口550連接有輸入/輸出設(shè)備，用于接收用戶設(shè)置的參數(shù)等。該計(jì)算設(shè)備500能夠用于實(shí)現(xiàn)上述的本申請(qǐng)實(shí)施例中設(shè)備實(shí)施例或者系統(tǒng)實(shí)施例的部分或者全部功能；處理器 510還能夠用于實(shí)現(xiàn)上述的本申請(qǐng)實(shí)施例中方法實(shí)施例的部分或者全部操作步驟。例如，該計(jì)算設(shè)備500執(zhí)行各種操作的具體實(shí)現(xiàn)可參照上述實(shí)施例中的具體細(xì)節(jié)，如處理器510用于執(zhí)行上述方法實(shí)施例中部分或者全部步驟或者上述方法實(shí)施例中的部分或者全部操作。再例如，本申請(qǐng)實(shí)施例中，計(jì)算設(shè)備500可用于實(shí)現(xiàn)上述裝置實(shí)施例中一個(gè)或者多個(gè)部件的部分或者全部功能，此外通信接口520具體可用于為了實(shí)現(xiàn)這些裝置、部件的功能所必須的通訊功能等，以及處理器510具體可用于為了實(shí)現(xiàn)這些裝置、部件的功能所必須的處理功能等。 [0059] 應(yīng)當(dāng)理解的是，圖5的計(jì)算設(shè)備500可以包括一個(gè)或者多個(gè)處理器510，并且多個(gè)處理器510可以按照并行化連接方式、串行化連接方式、串并行連接方式或者任意連接方式來協(xié)同提供處理能力，或者多個(gè)處理器510可以構(gòu)成處理器序列或者處理器陣列，或者多個(gè)處理器510之間可以分成主處理器和輔助處理器，或者多個(gè)處理器510之間可以具有不同的架構(gòu)如采用異構(gòu)計(jì)算架構(gòu)。另外，圖5所示的計(jì)算設(shè)備500，相關(guān)的結(jié)構(gòu)性描述及功能性描述是示例性且非限制性的。在一些示例性實(shí)施例中，計(jì)算設(shè)備500可以包括比圖5所示的更多或更少的部件，或者組合某些部件，或者拆分某些部件，或者具有不同的部件布置。 [0060] 處理器510可以有多種具體實(shí)現(xiàn)形式，例如處理器510可以包括中央處理器（central?processing?unit，CPU）、圖形處理器（graphic?processing?unit，GPU）、神經(jīng)網(wǎng)絡(luò)處理器（neural?network?processing?unit，NPU）、張量處理器（tensor?processing?unit，TPU）或數(shù)據(jù)處理器（data?processing?unit，DPU）等一種或多種的組合，本申請(qǐng)實(shí)施例不做具體限定。處理器510還可以是單核處理器或多核處理器。處理器510可以由CPU和硬件芯片的組合。上述硬件芯片可以是專用集成電路（application?specific?integrated?circuit，ASIC），可編程邏輯器件（programmable?logic?device，PLD）或其組合。上述PLD可以是復(fù)雜可編程邏輯器件（complex?programmable?logic?device，CPLD），現(xiàn)場(chǎng)可編程邏輯門陣列（field?programmable?gate?array，F(xiàn)PGA），通用陣列邏輯（generic?array?logic，GAL）或其任意組合。處理器510也可以單獨(dú)采用內(nèi)置處理邏輯的邏輯器件來實(shí)現(xiàn)，例如FPGA或數(shù)字信號(hào)處理器（digital?signal?processor，DSP）等。通信接口520可以為有線接口或無線接口，用于與其他模塊或設(shè)備進(jìn)行通信，有線接口可以是以太接口、局域互聯(lián)網(wǎng)絡(luò)（local?interconnect?network，LIN）等，無線接口可以是蜂窩網(wǎng)絡(luò)接口或使用無線局域網(wǎng)接口等。