一種抗多節(jié)點(diǎn)翻轉(zhuǎn)的130nmSOI工藝SRAM存儲(chǔ)單元電路及其版 圖結(jié)構(gòu) 技術(shù)領(lǐng)域 [0001] 本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種抗多節(jié)點(diǎn)翻轉(zhuǎn)的130nmSOI工藝SRAM存儲(chǔ)單元電路及其版圖結(jié)構(gòu)。 背景技術(shù) [0002] 在核輻射、宇航輻射等惡劣狀態(tài)下，輻射情況十分復(fù)雜，會(huì)有大量的質(zhì)子、中子、重離子等充斥在空間環(huán)境中，會(huì)對(duì)電子系統(tǒng)尤其是集成電路造成隱患；在輻射情況復(fù)雜的情況下，會(huì)產(chǎn)生輻射效應(yīng)，其中，單粒子效應(yīng)會(huì)造成嚴(yán)重的可靠性問題，單粒子效應(yīng)指空間高能帶電粒子與半導(dǎo)體器件中的電子相互作用而對(duì)半導(dǎo)體器件造成的不可預(yù)測的干擾或失效現(xiàn)象。單粒子翻轉(zhuǎn)是單粒子效應(yīng)的一種，是指在輻射環(huán)境下，高能粒子（如中子、質(zhì)子或重離子）穿過半導(dǎo)體材料時(shí)，產(chǎn)生的電荷可能會(huì)暫時(shí)改變存儲(chǔ)單元的狀態(tài)。具體表現(xiàn)為存儲(chǔ)在寄存器、內(nèi)存或其他數(shù)字電路中的比特位可能從“0”翻轉(zhuǎn)為“1”或者從“1”翻轉(zhuǎn)為“0”。這通常不會(huì)造成永久性的損壞，但會(huì)引發(fā)數(shù)據(jù)錯(cuò)誤或控制邏輯的誤動(dòng)作。 [0003] 瞬態(tài)劑量率效應(yīng)是核輻射環(huán)境誘發(fā)電子系統(tǒng)異常的重要方式之一,主要通過半導(dǎo)體器件中輻射感生的瞬態(tài)光電流造成器件異常。 [0004] 靜態(tài)隨機(jī)存儲(chǔ)（SRAM）是一種常見的存儲(chǔ)器，SRAM擁有速度較快，功耗低，性能穩(wěn)定的優(yōu)點(diǎn)，其大規(guī)模用在現(xiàn)有的集成電路中。但由于SRAM占據(jù)顯著面積，其受到單粒子翻轉(zhuǎn)的影響也較大。 [0005] 所以需要能夠降低單粒子翻轉(zhuǎn)對(duì)于SRAM的影響，解決對(duì)抗單粒子造成的單節(jié)點(diǎn)甚至多節(jié)點(diǎn)翻轉(zhuǎn)的問題，以降低軟錯(cuò)誤，減少電子系統(tǒng)在高輻射環(huán)境下受到的影響。 發(fā)明內(nèi)容 [0006] 針對(duì)現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種抗多節(jié)點(diǎn)翻轉(zhuǎn)的130nmSOI工藝SRAM存儲(chǔ)單元電路結(jié)構(gòu)，所述存儲(chǔ)單元電路結(jié)構(gòu)至少包括：上拉電路結(jié)構(gòu)、下拉電路結(jié)構(gòu)、堆疊晶體管電路結(jié)構(gòu)、存取管及尾晶體管； [0007] 所述上拉電路結(jié)構(gòu)與所述下拉電路結(jié)構(gòu)連接構(gòu)成兩個(gè)反相互連鎖存結(jié)構(gòu)，用于使多節(jié)點(diǎn)保持穩(wěn)定； [0008] 堆疊晶體管電路結(jié)構(gòu)，采用PMOS晶體管堆疊構(gòu)成存儲(chǔ)節(jié)點(diǎn)，從而使單元電路可以抗多節(jié)點(diǎn)翻轉(zhuǎn)，在產(chǎn)生干擾的情況下使存儲(chǔ)節(jié)點(diǎn)上的邏輯狀態(tài)恢復(fù)正常，所述堆疊晶體管電路結(jié)構(gòu)包括第五PMOS晶體管、第六PMOS晶體管、第七PMOS晶體管、第八PMOS晶體管；其中，堆疊晶體管電路結(jié)構(gòu)包括第五PMOS晶體管、第六PMOS晶體管、第七PMOS晶體管、第八PMOS晶體管；所述第七PMOS晶體管、第八PMOS晶體管分別構(gòu)成第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)的堆疊結(jié)構(gòu)；所述第五PMOS晶體管、第六PMOS晶體管分別構(gòu)成第三存儲(chǔ)節(jié)點(diǎn)和第四存儲(chǔ)節(jié)點(diǎn)的堆疊結(jié)構(gòu)； [0009] 存取管用于連接單元電路的字線及位線，所述存取管包括第一NMOS晶體管和第二NMOS晶體管； [0010] 尾晶體管采用第七NMOS晶體管，其用于降低靜態(tài)功耗及提高寫入讀取速率。 [0011] 作為本發(fā)明的進(jìn)一步說明，所述上拉電路結(jié)構(gòu)包括第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管；所述下拉電路結(jié)構(gòu)包括第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管； [0012] 所述第一PMOS晶體管和所述第二PMOS晶體管分別為所述第一存儲(chǔ)節(jié)點(diǎn)和所述第二存儲(chǔ)節(jié)點(diǎn)的上拉結(jié)構(gòu)，所述第五NMOS晶體管和所述第六NMOS晶體管分別為所述第一存儲(chǔ)節(jié)點(diǎn)和所述第二存儲(chǔ)節(jié)點(diǎn)的下拉結(jié)構(gòu)；所述第三PMOS晶體管、第四PMOS晶體管分別為所述第三存儲(chǔ)節(jié)點(diǎn)和所述第四存儲(chǔ)節(jié)點(diǎn)的上拉結(jié)構(gòu)，所述第三NMOS晶體管、第四NMOS晶體管分別為所述第三存儲(chǔ)節(jié)點(diǎn)和所述第四存儲(chǔ)節(jié)點(diǎn)的下拉結(jié)構(gòu)。

1.一種抗多節(jié)點(diǎn)翻轉(zhuǎn)的130nmSOI工藝SRAM存儲(chǔ)單元電路結(jié)構(gòu)，其特征在于，所述存儲(chǔ)單元電路結(jié)構(gòu)至少包括：上拉電路結(jié)構(gòu)、下拉電路結(jié)構(gòu)、堆疊晶體管電路結(jié)構(gòu)、存取管及尾晶體管； 所述上拉電路結(jié)構(gòu)與所述下拉電路結(jié)構(gòu)連接構(gòu)成兩個(gè)反相互連鎖存結(jié)構(gòu)，用于使多節(jié)點(diǎn)保持穩(wěn)定； 所述堆疊晶體管電路結(jié)構(gòu)，采用PMOS晶體管堆疊構(gòu)成存儲(chǔ)節(jié)點(diǎn)，使單元電路可以抗多節(jié)點(diǎn)翻轉(zhuǎn)，在產(chǎn)生干擾的情況下使存儲(chǔ)節(jié)點(diǎn)上的邏輯狀態(tài)恢復(fù)正常，其中，堆疊晶體管電路結(jié)構(gòu)包括第五PMOS晶體管、第六PMOS晶體管、第七PMOS晶體管、第八PMOS晶體管；所述第七PMOS晶體管、第八PMOS晶體管分別構(gòu)成第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)的堆疊結(jié)構(gòu)；所述第五PMOS晶體管、第六PMOS晶體管分別構(gòu)成第三存儲(chǔ)節(jié)點(diǎn)和第四存儲(chǔ)節(jié)點(diǎn)的堆疊結(jié)構(gòu)； 存取管用于連接單元電路的字線及位線，所述存取管包括第一NMOS晶體管和第二NMOS晶體管； 尾晶體管采用第七NMOS晶體管，其用于降低靜態(tài)功耗及提高寫入讀取速率； 所述上拉電路結(jié)構(gòu)包括第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管；所述下拉電路結(jié)構(gòu)包括第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管； 所述第一PMOS晶體管和所述第二PMOS晶體管分別為所述第一存儲(chǔ)節(jié)點(diǎn)和所述第二存儲(chǔ)節(jié)點(diǎn)的上拉結(jié)構(gòu)，所述第五NMOS晶體管和所述第六NMOS晶體管分別為所述第一存儲(chǔ)節(jié)點(diǎn)和所述第二存儲(chǔ)節(jié)點(diǎn)的下拉結(jié)構(gòu)；所述第三PMOS晶體管、第四PMOS晶體管分別為所述第三存儲(chǔ)節(jié)點(diǎn)和所述第四存儲(chǔ)節(jié)點(diǎn)的上拉結(jié)構(gòu)，所述第三NMOS晶體管、第四NMOS晶體管分別為所述第三存儲(chǔ)節(jié)點(diǎn)和所述第四存儲(chǔ)節(jié)點(diǎn)的下拉結(jié)構(gòu)；