晶圓級芯片TSV封裝結(jié)構(gòu)及其封裝方法 技術(shù)領(lǐng)域 [0001] 本發(fā)明屬于半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及晶圓級芯片TSV封裝結(jié)構(gòu)及其封裝方法。 背景技術(shù) [0002] TSV（硅通孔）技術(shù)，是一種高度集成化的半導(dǎo)體封裝結(jié)構(gòu)的基礎(chǔ)技術(shù)，其通過在硅中介層或晶粒的引腳上開設(shè)硅通孔并填充導(dǎo)電材料，使不同晶粒和基板之間進(jìn)行垂直互連，縮短導(dǎo)線長度，提高信號傳輸速度，縮小體積，是半導(dǎo)體發(fā)展的一個(gè)主要方向。 [0003] 現(xiàn)有公告號為CN103219325B的專利，公開了多維集成電路結(jié)構(gòu)及其形成方法，第一管芯均包括連接至導(dǎo)電連接器(例如，其可以為C4凸塊)的TSV?？梢栽谛纬擅恳粋€(gè)第一管芯中的有源或無源器件之前以及在從晶圓切割每一個(gè)第一管芯之前形成TSV。雖然TSV為晶圓的部分，但可以通過穿過第一管芯襯底的表面形成開口(諸如通過蝕刻、研磨、激光技術(shù)、它們的組合等)來形成TSV。諸如通過CVD、ALD、PVD、熱氧化、它們的組合等，薄勢壘層共形地沉積在第一管芯襯底的上方以及開口中。勢壘層可以包括氮化物或氮氧化物，諸如氮化鈦、氮氧化鈦、氮化鉭、氮氧化鉭、氮化鎢、它們的組合等。 [0004] 現(xiàn)有技術(shù)存在以下問題： [0005] 采用氮化物或氮氧化物作為勢壘層，設(shè)置于TSV和導(dǎo)電金屬材料之間，當(dāng)芯片高負(fù)荷運(yùn)行時(shí)，導(dǎo)電金屬受熱發(fā)生膨脹，而氮化物或氮氧化物具有較高的硬度，膨脹的導(dǎo)電金屬會(huì)擠壓TSV兩端的電子元件導(dǎo)致其連接脫落或直接脹裂勢壘層導(dǎo)致TSV受損，均會(huì)導(dǎo)致芯片的損壞。 發(fā)明內(nèi)容 [0006] 本發(fā)明提供晶圓級芯片TSV封裝結(jié)構(gòu)及其封裝方法，其能解決現(xiàn)有技術(shù)中晶圓級芯片的TSV中填充的導(dǎo)電金屬熱膨脹后導(dǎo)致芯片損壞的技術(shù)問題。 [0007] 為了達(dá)到上述目的，本發(fā)明通過下述技術(shù)方案實(shí)現(xiàn)： [0008] 本發(fā)明提供一種晶圓級芯片TSV封裝結(jié)構(gòu)，包括依次連接的CPU模塊、硅中介層和基板，還包括第一硅通孔、金屬芯以及第一絕緣層，若干第一硅通孔開設(shè)于所述硅中介層，所述第一硅通孔的開口處開設(shè)有緩沖腔；金屬芯填充于所述第一硅通孔內(nèi)，所述CPU模塊通過所述金屬芯與所述基板和所述硅中介層上蝕刻的電路電性連接；第一絕緣層填充于所述第一硅通孔與所述金屬芯之間不包括所述緩沖腔的一段，所述第一絕緣層具有熱塑性。 [0009] 通過上述技術(shù)方案，采用具有熱塑性的第一絕緣層，當(dāng)金屬芯在芯片運(yùn)行時(shí)因?yàn)榇罅堪l(fā)熱導(dǎo)致出現(xiàn)熱膨脹之后，具有熱塑性的第一絕緣層受到擠壓可以變形減薄，避免硅中介層和金屬芯因?yàn)闊崤蛎浵禂?shù)不同而出現(xiàn)漲裂而出現(xiàn)損壞。 [0010] 在本發(fā)明中，上述第一絕緣層為硅橡膠和氮化硼復(fù)合材料。 [0011] 通過上述技術(shù)方案，采用硅橡膠和氮化硼復(fù)合材料作為第一絕緣層，氮化硼本身具有電絕緣性能，其加入到硅橡膠中后，能夠顯著提高復(fù)合材料的絕緣電阻和介電強(qiáng)度，有效防止電流在硅通孔中泄漏或短路，確保了電子元件之間的電氣隔離，提高了整個(gè)電路的可靠性和穩(wěn)定性；同時(shí)氮化硼具有較高的熱導(dǎo)率，在電子器件工作時(shí)，硅通孔中會(huì)產(chǎn)生熱量，良好的散熱性能有助于將熱量及時(shí)散發(fā)出去，防止熱量積聚導(dǎo)致局部過熱，從而提高了電子器件的工作效率和可靠性；進(jìn)一步的硅橡膠具有良好的流動(dòng)性和成型性，易于通過注塑、模壓等工藝填充到硅通孔中，形成均勻、致密的絕緣層。 [0012] 在本發(fā)明中，上述封裝結(jié)構(gòu)還包括第二連接球和第二絕緣層，第二連接球連接于所述CPU模塊和所述金屬芯之間，所述第二連接球與所述CPU模塊和所述硅中介層表面蝕刻的電路電性連接；第二絕緣層設(shè)置于所述緩沖腔的側(cè)壁和所述硅中介層的端面，所述第二絕緣層將所述第二連接球以及所述金屬芯與所述硅中介層絕緣隔離。 [0013] 通過上述技術(shù)方案，采用第二絕緣層對硅通孔端頭進(jìn)行絕緣保護(hù)，避免第二連接球直接和硅中介層進(jìn)行電性連接，提高了連接后的電信號傳輸穩(wěn)定性。 [0014] 在本發(fā)明中，上述CPU模塊包括逐層連接的第一晶粒、第二晶粒、第三晶粒以及第四晶粒，還包括第二硅通孔、邏輯單元、導(dǎo)線、引腳以及邏輯導(dǎo)線，第二硅通孔開設(shè)于所述第一晶粒、所述第二晶粒以及所述第三晶粒；邏輯單元連接于所述第一晶粒、所述第二晶粒、所述第三晶粒以及所述第四晶粒；導(dǎo)線連接于所述邏輯單元外側(cè)；若干引腳與所述第二硅通孔或所述第一硅通孔電性連接；邏輯導(dǎo)線連接于所述導(dǎo)線和所述引腳之間，所述邏輯導(dǎo)線基于本身物理性質(zhì)和環(huán)境因素改變其本身導(dǎo)電性。 [0015] 通過上述技術(shù)方案，在CPU模塊中采用3D封裝技術(shù)，提高了封裝的集成度，同時(shí)利用邏輯導(dǎo)線基于芯片本身物理性質(zhì)的變化改變線路的導(dǎo)電性，起到了硬件層面的物理過熱保護(hù)，進(jìn)一步提高了芯片運(yùn)行的穩(wěn)定性。 [0016] 在本發(fā)明中，上述邏輯導(dǎo)線為二氧化釩制成的導(dǎo)線。 [0017] 通過上述技術(shù)方案，采用二氧化釩作為導(dǎo)線，當(dāng)溫度上升時(shí)，二氧化釩轉(zhuǎn)變?yōu)閷?dǎo)體，進(jìn)而將不同層級的晶粒連通，從而分擔(dān)單個(gè)晶粒的工作負(fù)荷。

1.晶圓級芯片TSV封裝結(jié)構(gòu)，包括依次連接的CPU模塊（2）、硅中介層（1）和基板（5），其特征在于，還包括： 若干第一硅通孔（102），開設(shè)于所述硅中介層（1）上，所述第一硅通孔（102）的開口處開設(shè)有緩沖腔（209）； 金屬芯（208），填充于所述第一硅通孔（102）內(nèi)，所述CPU模塊（2）通過所述金屬芯（208）與所述基板（5）和所述硅中介層（1）上蝕刻的電路電性連接； 第一絕緣層（207），填充于所述第一硅通孔（102）與所述金屬芯（208）之間不包括所述緩沖腔（209）的一段，所述第一絕緣層（207）具有熱塑性； 所述CPU模塊（2）包括逐層連接的第一晶粒（204）、第二晶粒（203）、第三晶粒（202）以及第四晶粒（201），還包括： 第二硅通孔（205），開設(shè)于所述第一晶粒（204）上、所述第二晶粒（203）上以及所述第三晶粒（202）上； 邏輯單元（401），連接于所述第一晶粒（204）、所述第二晶粒（203）、所述第三晶粒（202）以及所述第四晶粒（201）； 導(dǎo)線（4012），連接于所述邏輯單元（401）外側(cè)； 若干引腳（4011），與所述第二硅通孔（205）或所述第一硅通孔（102）電性連接； 邏輯導(dǎo)線（4013），連接于所述導(dǎo)線（4012）和所述引腳（4011）之間，所述邏輯導(dǎo)線（4013）基于本身物理性質(zhì)和環(huán)境因素改變其本身導(dǎo)電性。 2.根據(jù)權(quán)利要求1所述的晶圓級芯片TSV封裝結(jié)構(gòu)，其特征在于，所述第一絕緣層（207）為硅橡膠和氮化硼組成的復(fù)合材料。 3.根據(jù)權(quán)利要求2所述的晶圓級芯片TSV封裝結(jié)構(gòu)，其特征在于，還包括： 第二連接球（206），連接于所述CPU模塊（2）和所述金屬芯（208）之間，所述第二連接球（206）與所述CPU模塊（2）和所述硅中介層（1）表面蝕刻的電路電性連接； 第二絕緣層（210），設(shè)置于所述緩沖腔（209）的側(cè)壁上，以及設(shè)置于所述硅中介層（1）的端面上，所述第二絕緣層（210）將所述第二連接球（206）和所述金屬芯（208）與所述硅中介層（1）絕緣隔離。 4.根據(jù)權(quán)利要求3所述的晶圓級芯片TSV封裝結(jié)構(gòu)，其特征在于，所述邏輯導(dǎo)線（4013）為二氧化釩制成的導(dǎo)線。 5.一種如權(quán)利要求4所述的晶圓級芯片TSV封裝結(jié)構(gòu)的封裝方法，其特征在于，包括以下步驟： 步驟S1：制備多個(gè)晶圓；