芯片電源輸送網(wǎng)絡(luò)確定方法、裝置、計(jì)算機(jī)設(shè)備、可讀存儲介 質(zhì)和程序產(chǎn)品 技術(shù)領(lǐng)域 [0001] 本申請涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，特別是涉及一種芯片電源輸送網(wǎng)絡(luò)確定方法、裝置、計(jì)算機(jī)設(shè)備、計(jì)算機(jī)可讀存儲介質(zhì)和計(jì)算機(jī)程序產(chǎn)品。 背景技術(shù) [0002] 在芯片設(shè)計(jì)中，電源輸送網(wǎng)絡(luò)（PDN，Power?Delivery?Network）的設(shè)計(jì)通常依賴于傳統(tǒng)的優(yōu)化算法，例如模擬退火算法。這些方法在設(shè)計(jì)過程中需要進(jìn)行大量的迭代計(jì)算，以評估不同的布線方案和優(yōu)化電源網(wǎng)絡(luò)的性能。然而，隨著芯片設(shè)計(jì)的規(guī)模和復(fù)雜度增加，傳統(tǒng)的優(yōu)化算法在面臨多區(qū)域、大規(guī)模設(shè)計(jì)時(shí)，計(jì)算量和時(shí)間消耗顯著增加，導(dǎo)致設(shè)計(jì)周期延長，效率低下。這使得傳統(tǒng)方法難以適應(yīng)快速迭代和高精度設(shè)計(jì)要求，成為現(xiàn)代芯片設(shè)計(jì)中的一個(gè)重要瓶頸。 發(fā)明內(nèi)容 [0003] 基于此，有必要針對上述技術(shù)問題，提供一種能夠提高芯片設(shè)計(jì)效率的芯片電源輸送網(wǎng)絡(luò)確定方法、裝置、計(jì)算機(jī)設(shè)備、計(jì)算機(jī)可讀存儲介質(zhì)和計(jì)算機(jī)程序產(chǎn)品。 [0004] 第一方面，本申請?zhí)峁┝艘环N芯片電源輸送網(wǎng)絡(luò)確定方法，包括： [0005] 獲取芯片電源輸送網(wǎng)絡(luò)的設(shè)計(jì)訓(xùn)練樣本；所述設(shè)計(jì)訓(xùn)練樣本至少包含樣本芯片的芯片布局設(shè)計(jì)信息和標(biāo)簽數(shù)據(jù)；所述標(biāo)簽數(shù)據(jù)表示所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)模板標(biāo)識； [0006] 根據(jù)所述設(shè)計(jì)訓(xùn)練樣本，訓(xùn)練得到目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型； [0007] 將待設(shè)計(jì)芯片的芯片布局設(shè)計(jì)信息，輸入所述目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型，得到所述待設(shè)計(jì)芯片的每個(gè)區(qū)域?qū)?yīng)的目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識； [0008] 根據(jù)所述目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識，得到所述待設(shè)計(jì)芯片的芯片電源輸送網(wǎng)絡(luò)信息。 [0009] 在其中一個(gè)實(shí)施例中，所述獲取芯片電源輸送網(wǎng)絡(luò)的設(shè)計(jì)訓(xùn)練樣本，包括： [0010] 基于預(yù)設(shè)參數(shù)信息，生成多個(gè)電源網(wǎng)絡(luò)模板，并獲取所述樣本芯片的芯片布局設(shè)計(jì)信息； [0011] 采用預(yù)設(shè)的芯片電源輸送網(wǎng)絡(luò)優(yōu)化模型，根據(jù)所述樣本芯片的芯片布局設(shè)計(jì)信息和所述多個(gè)電源網(wǎng)絡(luò)模板，得到所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)模板標(biāo)識。 [0012] 在其中一個(gè)實(shí)施例中，所述采用預(yù)設(shè)的芯片電源輸送網(wǎng)絡(luò)優(yōu)化模型，根據(jù)所述樣本芯片的芯片布局設(shè)計(jì)信息和所述多個(gè)電源網(wǎng)絡(luò)模板，得到所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)模板標(biāo)識，包括： [0013] 根據(jù)所述樣本芯片的芯片布局設(shè)計(jì)信息和所述多個(gè)電源網(wǎng)絡(luò)模板，迭代確定所述多個(gè)電源網(wǎng)絡(luò)模板針對所述樣本芯片的每個(gè)區(qū)域的優(yōu)化評估信息；所述優(yōu)化評估信息至少包括電壓下降可靠性指標(biāo)信息和布線資源占用率指標(biāo)信息； [0014] 根據(jù)所述優(yōu)化評估信息，從所述多個(gè)電源網(wǎng)絡(luò)模板中，確定出所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的最優(yōu)電源網(wǎng)絡(luò)模板； [0015] 將所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的最優(yōu)電源網(wǎng)絡(luò)模板的電源網(wǎng)絡(luò)模板標(biāo)識，作為所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)模板標(biāo)識。 [0016] 在其中一個(gè)實(shí)施例中，所述基于預(yù)設(shè)參數(shù)信息，生成多個(gè)電源網(wǎng)絡(luò)模板，包括： [0017] 根據(jù)所述預(yù)設(shè)參數(shù)信息之間的不同組合，生成不同類型的二維布線模板； [0018] 隨機(jī)或按照預(yù)設(shè)規(guī)則，將所述二維布線模板進(jìn)行組合，生成多層三維電源網(wǎng)絡(luò)模板，并將一個(gè)所述多層三維電源網(wǎng)絡(luò)模板作為一個(gè)電源網(wǎng)絡(luò)模板。 [0019] 在其中一個(gè)實(shí)施例中，所述將待設(shè)計(jì)芯片的芯片布局設(shè)計(jì)信息，輸入所述目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型，得到所述待設(shè)計(jì)芯片的每個(gè)區(qū)域?qū)?yīng)的目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識，包括： [0020] 從所述待設(shè)計(jì)芯片的芯片布局設(shè)計(jì)信息中，提取出所述待設(shè)計(jì)芯片的每個(gè)區(qū)域各自對應(yīng)的芯片電流信息和芯片電源引腳信息； [0021] 根據(jù)所述待設(shè)計(jì)芯片的每個(gè)區(qū)域各自對應(yīng)的芯片電流信息和芯片電源引腳信息，分別得到所述待設(shè)計(jì)芯片的每個(gè)區(qū)域?qū)?yīng)的目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識。 [0022] 在其中一個(gè)實(shí)施例中，所述根據(jù)所述目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識，得到所述待設(shè)計(jì)芯片的芯片電源輸送網(wǎng)絡(luò)信息，包括： [0023] 獲取與所述目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識對應(yīng)的目標(biāo)電源網(wǎng)絡(luò)模板； [0024] 將所述目標(biāo)電源網(wǎng)絡(luò)模板應(yīng)用至所述待設(shè)計(jì)芯片的每個(gè)區(qū)域，拼接形成所述待設(shè)計(jì)芯片的電源輸送網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)信息，得到所述待設(shè)計(jì)芯片的芯片電源輸送網(wǎng)絡(luò)信息。 [0025] 第二方面，本申請還提供了一種芯片電源輸送網(wǎng)絡(luò)確定裝置，包括： [0026] 樣本獲取模塊，用于獲取芯片電源輸送網(wǎng)絡(luò)的設(shè)計(jì)訓(xùn)練樣本；所述設(shè)計(jì)訓(xùn)練樣本至少包含樣本芯片的芯片布局設(shè)計(jì)信息和標(biāo)簽數(shù)據(jù)；所述標(biāo)簽數(shù)據(jù)表示所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)模板標(biāo)識； [0027] 模型訓(xùn)練模塊，用于根據(jù)所述設(shè)計(jì)訓(xùn)練樣本，訓(xùn)練得到目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型； [0028] 模型推理模塊，用于將待設(shè)計(jì)芯片的芯片布局設(shè)計(jì)信息，輸入所述目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型，得到所述待設(shè)計(jì)芯片的每個(gè)區(qū)域?qū)?yīng)的目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識；

1.一種芯片電源輸送網(wǎng)絡(luò)確定方法，其特征在于，所述方法包括： 獲取芯片電源輸送網(wǎng)絡(luò)的設(shè)計(jì)訓(xùn)練樣本；所述設(shè)計(jì)訓(xùn)練樣本至少包含樣本芯片的芯片布局設(shè)計(jì)信息和標(biāo)簽數(shù)據(jù)；所述標(biāo)簽數(shù)據(jù)表示所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)模板標(biāo)識； 根據(jù)所述設(shè)計(jì)訓(xùn)練樣本，訓(xùn)練得到目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型； 將待設(shè)計(jì)芯片的芯片布局設(shè)計(jì)信息，輸入所述目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型，得到所述待設(shè)計(jì)芯片的每個(gè)區(qū)域?qū)?yīng)的目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識； 根據(jù)所述目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識，得到所述待設(shè)計(jì)芯片的芯片電源輸送網(wǎng)絡(luò)信息； 其中，所述獲取芯片電源輸送網(wǎng)絡(luò)的設(shè)計(jì)訓(xùn)練樣本，包括： 基于預(yù)設(shè)參數(shù)信息，生成多個(gè)電源網(wǎng)絡(luò)模板，并獲取所述樣本芯片的芯片布局設(shè)計(jì)信息；所述預(yù)設(shè)參數(shù)信息包括布線密度、電源條帶方向、金屬層數(shù)量、條帶寬度和通孔位置；所述電源網(wǎng)絡(luò)模板為描述電源網(wǎng)絡(luò)布線結(jié)構(gòu)的多層3D模板； 根據(jù)所述樣本芯片的芯片布局設(shè)計(jì)信息和所述多個(gè)電源網(wǎng)絡(luò)模板，迭代確定所述多個(gè)電源網(wǎng)絡(luò)模板針對所述樣本芯片的每個(gè)區(qū)域的優(yōu)化評估信息； 根據(jù)所述優(yōu)化評估信息，從所述多個(gè)電源網(wǎng)絡(luò)模板中，確定出所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的最優(yōu)電源網(wǎng)絡(luò)模板； 將所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的最優(yōu)電源網(wǎng)絡(luò)模板的電源網(wǎng)絡(luò)模板標(biāo)識，作為所述樣本芯片的每個(gè)區(qū)域?qū)?yīng)的電源網(wǎng)絡(luò)模板標(biāo)識。 2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述優(yōu)化評估信息至少包括電壓下降可靠性指標(biāo)信息和布線資源占用率指標(biāo)信息。 3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述基于預(yù)設(shè)參數(shù)信息，生成多個(gè)電源網(wǎng)絡(luò)模板，包括： 根據(jù)所述預(yù)設(shè)參數(shù)信息之間的不同組合，生成不同類型的二維布線模板； 隨機(jī)或按照預(yù)設(shè)規(guī)則，將所述二維布線模板進(jìn)行組合，生成多層三維電源網(wǎng)絡(luò)模板，并將一個(gè)所述多層三維電源網(wǎng)絡(luò)模板作為一個(gè)電源網(wǎng)絡(luò)模板。 4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述將待設(shè)計(jì)芯片的芯片布局設(shè)計(jì)信息，輸入所述目標(biāo)芯片電源輸送網(wǎng)絡(luò)確定模型，得到所述待設(shè)計(jì)芯片的每個(gè)區(qū)域?qū)?yīng)的目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識，包括： 從所述待設(shè)計(jì)芯片的芯片布局設(shè)計(jì)信息中，提取出所述待設(shè)計(jì)芯片的每個(gè)區(qū)域各自對應(yīng)的芯片電流信息和芯片電源引腳信息； 根據(jù)所述待設(shè)計(jì)芯片的每個(gè)區(qū)域各自對應(yīng)的芯片電流信息和芯片電源引腳信息，分別得到所述待設(shè)計(jì)芯片的每個(gè)區(qū)域?qū)?yīng)的目標(biāo)電源網(wǎng)絡(luò)模板標(biāo)識。